Familias Logicas 6g57f
This document was ed by and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this report form. Report 3i3n4
Overview 26281t
& View Familias Logicas as PDF for free.
More details 6y5l6z
- Words: 6,681
- Pages: 60
Eletrônica - REE III
Circuitos lógicos digitais - Ensaios
Famílias lógicas
Famílias lógicas - Ensaios
Famílias lógicas © SENAI-SP, 2004
Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos extraídos da apostila, Circuitos lógicos digitais - Ensaios, Capítulo V, Famílias lógicas. São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III).
SENAI
Telefone Telefax SENAI on-line E-mail Home page
Serviço Nacional de Aprendizagem Industrial Departamento Regional de São Paulo Av. Paulista, 1313 - Cerqueira Cesar São Paulo - SP CEP 01311-923 (0XX11) 3146-7000 (0XX11) 3146-7230 0800-55-1000 [email protected] http://www.sp.senai.br
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Sumário
Famílias lógicas
5
Referências bibliográficas
57
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Famílias lógicas
O objetivo que norteou a elaboração do material didático Famílias lógicas foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais da eletrônica. Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matéria essencial para os que se iniciam ao campo da eletrônica.
Famílias lógicas - DTL, RTL, HTL As famílias lógicas empregam componentes diferenciados na sua estrutura. São estes componentes que caracterizam seu funcionamento. Por isso, ao selecionar um circuito integrado ou família lógica para um determinado projeto, é necessário considerar tais componentes e suas características.
Características gerais das famílias lógicas Fan-in É a carga fornecida pela entrada de uma porta lógica à saída da porta anterior em que está conectada. Fan-out É o número máximo de portas da mesma família que poderiam ser conectadas à saída de uma única porta.
SENAI-SP - INTRANET
5
Famílias lógicas - Ensaios
Faixa de tensão do nível lógico São dois os níveis lógicos de tensão: o nível 1 e o nível 0.
Dois são os tipos de lógica de operação: •
Lógica positiva e
•
Lógica negativa.
A figura a seguir mostra as faixas em que são feitas as operações na lógica positiva e negativa.
Quando a operação é feita na lógica positiva, o nível 1 é uma faixa situada em torno de um valor positivo de tensão.
Quando se opera em lógica negativa, o nível 1 é uma faixa situada em torno de um valor negativo de tensão. 6
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Tempo de propagação (Tp) É a média aritmética entre os tempos médios de propagação para mudanças de estado na entrada e saída, conforme mostramos a seguir. Tp HL + Tp LH Tp = 2 Margem do ruído É a variação de tensão issível à entrada de um elemento lógico sem que, à sua saída, mude de estado. Duas são as margens de ruído: uma para o estado lógico de entrada 0 e outra para o estado lógico de entrada 1. Potência dissipada É a dissipação de energia elétrica; é expressa em miliwatts. Temperatura Temperatura ambiente de operação do Cl. Compatibilidade Capacidade de interligação entre as subfamílias de uma família lógica. Corrente de trabalho Valores de corrente nas entradas e saídas de uma porta lógica. Corrente de curto-circuito (IOS) Valor da corrente na saída de uma porta lógica em curto-circuito. Alimentação Vcc e Icc necessários à alimentação de um Cl. As famílias lógicas dividem-se em dois grupos: •
Famílias lógicas: DL, DTL, RTL e HTL;
•
Famílias lógicas: TTL, MOS, C-MOS.
Família lógica com diodo A família DL (“Diode Logic, ou seja: lógica com diodos) é implementada a partir de componentes discretos que sã os diodos e os resistores.
SENAI-SP - INTRANET
7
Famílias lógicas - Ensaios
Por ser um componente com estados de condução e não-condução bem diferenciados, nessa família lógica, o diodo tem a função de simples comutador. Os circuitos básicos da família DL são as portas E e OU. Função E Observe abaixo o circuito típico de uma porta E e seu respectivo símbolo.
Funcionamento A tabela abaixo mostra como funciona esse tipo de circuito.
Linhas da tabela-verdade
8
Tensão de entrada
Tensão de saída
Nível. lógico
VS
S
Conduz Conduz
0,6V
0
Diodos
VA
VB
1
0V
0V
2
0V
+VCC
Conduz
Corta
0,6V
0
3
+VCC
0V
Corta
Conduz
0,6V
0
4
+VCC
+VCC
Corta
Corta
VCC - IL . R
1
V1
V2
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Função OU Nesta função, o circuito tem a seguinte configuração:
Funcionamento A tabela abaixo mostra como funciona esse circuito.
Linhas da tabela-verdade
Tensão de entrada
Diodos
Tensão de saída
Nível lógico
A
B
V1
V2
VS
S
1
0V
0V
Corta
Corta
0V
0
2
0V
+VCC
Corta
Conduz
VCC - 0,6V
1
3
+VCC
0V
Conduz
Corta
VCC - 0,6V
1
4
+VCC
+VCC
VCC - 0,6V
1
Conduz Conduz
Famílias lógicas com transistores Nos circuitos digitais, os transistores operam nos pontos de corte e saturação funcionando como chave eletrônica.
SENAI-SP - INTRANET
9
Famílias lógicas - Ensaios
Quando se utiliza o transistor NPN com nível lógico 0 na base, a corrente é 0 e o transistor vai para o ponto de corte, comportando-se como uma chave aberta.
Quando em nível 1, a corrente de base leva o transistor ao ponto de saturação, e este se comportará como uma chave fechada.
Observação Para a lógica positiva utilizam-se transistores NPN; e para a lógica negativa utilizam-se os transistores PNP. Tempo de comutação dos transistores A transição entre o corte e a saturação demanda certo tempo. A seguir mostramos os principais fatores que influenciam no tempo total de comutação dos transistores. Tempo de retardo (Td) é o período de tempo que transcorre do momento em que o sinal de entrada (T1) é aplicado até o sinal de saída atingir 10% de sua faixa de variação.
10
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Tempo de subida (Tr) É o tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmáx. Tempo de armazenamento (Ts) Período de tempo entre a retirada do sinal de entrada e o momento em que a tensão de saída começa a responder, variando em 10% de sua amplitude. Tempo de descida (Tf) É o período de tempo necessário para que a corrente de coletor caia de 90% para 10% de IC.
Família lógica DTL A família lógica DTL (“Diode Transistor Logic”: lógica com diodo e transistor) é constituída por circuitos lógicos construídos a partir de resistores, diodos e transistores. Permite formar os blocos lógicos E, OU, NÃO E e NÃO OU. Observe na figura ao lado a porta NÃO E que é o circuito básico dessa família.
A tabela abaixo mostra o funcionamento desse tipo de circuito. V3 /V4
V5
S
Nível.lógico
Conduz Conduz
Corta
Cortado
+VCC
1
+VCC
Conduz
Corta
Corta
Cortado
+VCC
1
+VCC
0V
Corta
Conduz
Corta
Cortado
+VCC
1
+VCC
+VCC
Corta
Corta
0V
0
Linha
A
B
1
0V
0V
2
0V
3 4
V1
V2
Conduz Saturado
SENAI-SP - INTRANET
11
Famílias lógicas - Ensaios
Os principais parâmetros da família DTL são: •
fan-out = 10
•
fan-in = 1,5
•
Pd = 10mW
• •
Tp = 30ns imunidade ao ruído = nível 0 ~ 0,4V; nível 1 ~ 1,2V
As principais vantagens desta família são: •
Maior imunidade a ruídos que a família RTL;
•
Boa interação entre velocidade de propagação, consumo e imunidade a ruídos;
•
Possibilidade de ligação em paralelo das saídas;
•
Distribuição de saída (fan-out) e de entrada (fan-in) moderadamente alta.
Família lógica RTL Esta família RTL foi a primeira a surgir sob a forma de circuito integrado. Esses Cls são construídos com resistores e transistores; e seu princípio de funcionamento baseia-se no corte e saturação dos transistores. Observe na figura a seguir uma porta NÃO OU que é o circuito básico da família lógica RTL.
A tabela abaixo mostra o funcionamento da porta OU RTL.
12
Linha
A
B
V1
V2
S
Nível lógico
1
0V
0V
cortado
cortado
+VCC
1
2
0V
+VCC
cortado
saturado
0,3V
0
3
+VCC
0V
saturado
cortado
0,3V
0
4
+VCC
+VCC
saturado
saturado
0,3V
0
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Os principais parâmetros da família RTL são: •
fan-out = 5
•
Pd = 10mW
•
Tp = 12ns
•
fmáx = 50kHz
As principais vantagens desse circuito são: •
Baixa dissipação de energia;
•
Baixo custo devido ao número reduzido de componentes;
•
Boa imunidade ao ruído devido à introdução do resistor de base.
A principal desvantagem desse circuito é o elevado tempo de propagação. Quando o circuito é implementado com componentes discretos é possível diminuir o valor ôhmico do resistor de base ou acrescentar um capacitor em paralelo com o resistor de base para reduzir o tempo de propagação. Veja circuito abaixo.
Família lógica HTL A família lógica HTL (“High Threshold Logic”) foi desenvolvida para atender às aplicações industriais onde é necessário alta imunidade a ruídos provocados por comutação de chaves, motores, etc.
SENAI-SP - INTRANET
13
Famílias lógicas - Ensaios
Esse circuito é formado com os mesmos componentes que compõem as portas da família DTL, acrescentando-se um diodo em série com a base do transistor que eleva o potencial necessário para que o transistor entre em saturação. Observe a seguir uma porta NÃO E, que é o circuito básico da família HTL.
Os principais parâmetros desta família são: •
fan-out típico = 10
•
potência dissipada = 60mW
•
grande imunidade a ruídos devido à utilização de um diodo zêner (V3)
•
maior tempo de atraso dentre todas as famílias que utilizam transistores.
Exercícios 1. Utilizando diodos semicondutores e resistores, esquematize os circuitos eletrônicos que executam as funções: a. S = A . B
b. S = A + B + C
14
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Qual a principal desvantagem da família DL?. __________________________________________________________________ 3. Assinale as alternativas corretas. a. O transistor utilizado como elemento de comutação serve para: (
)
eliminar ruídos
(
)
acoplar os sinais de entrada e saída
(
)
eliminar a deterioração dos sinais
(
)
melhorar o tempo de comutação
(
)
desacoplar os sinais de entrada e saída
b. A característica da configuração emissor-comum produz (
)
alta velocidade de comutação
(
)
pequeno gancho de corrente
(
)
baixa velocidade de comutação
(
)
inversão de fase dos sinal na saída
c. A porta lógica básica constituída por um transistor na configuração emissorcomum é: (
)
porta E
(
)
porta NÃO E
(
)
porta OU
(
)
porta NÃO OU
(
)
porta INVERSORA
4. No circuito inversor transistorizado, qual é a finalidade do capacitor em paralelo com o resistor de base? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 5. Marque a opção correta: a. Para ficar saturado, o circuito com transistor NPN necessita de uma tensão na base: (
)
nível lógico 1
(
)
nível lógico 0
(
)
nível lógico 0
b. A saída desse circuito será em: (
)
nível lógico 1
SENAI-SP - INTRANET
15
Famílias lógicas - Ensaios
c. Esse circuito opera como: (
)
chave aberta
(
)
chave fechada
6. A partir do circuito dado, preencha a tabela correspondente.
A
B
V2
0V
0V
Conduz
0V
+VCC
+VCC
0V
+VCC
+VCC
V5
V3 /V4
V1
Corta
S
N.lógico
+VCC
1
0V
0
7. Quais são os componentes discretos utilizados na construção da família DTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 8. No circuito lógico da família RTL, que componente eletrônico é responsável pelo chaveamento de sinal? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 9. Qual é a principal desvantagem da família RTL? Como pode ser minimizada? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 16
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
10. Utilizando transistores e resistores, esquematize circuitos para as seguintes funções: a. S = A + B
b. S = A + B
11. Qual a diferença fundamental entre as famílias DTL e HTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 12. Cite as vantagens e desvantagens dos circuitos lógicos da família HTL. __________________________________________________________________ __________________________________________________________________ __________________________________________________________________
Ensaios Situação-problema 9 Desenvolver um circuito eletrônico com três entradas e uma saída que irá acionar um dispositivo optoeletrônico quando estiver em nível lógico 0. Esse circuito deverá desempenhar a função de uma porta E utilizando diodos e resistores.
SENAI-SP - INTRANET
17
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Fonte de alimentação
•
Leds
•
Resistores
•
Diodos
•
Cabos de ligação
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
18
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
19
Famílias lógicas - Ensaios
Situação-problema 10 Desenvolver um circuito eletrônico utilizando diodos e resistores que desempenhem a função de uma porta lógica OU. O circuito deverá possuir três entradas e uma única saída que acionará um dispositivo optoeletrônico quando estiver em nível lógico 1. Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Resistores
•
Diodos
•
Leds
•
Fios de conexão
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
20
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
21
Famílias lógicas - Ensaios
Situação-problema 11 Desenvolver um circuito de alarme, com duas entradas, para ser instalado em portas de automóvel. Ao abrir qualquer uma das portas, o sensor ali existente deve detectar o nível 0 (zero) e disparar o alarme com nível 1. O circuito deverá ser construído com componentes discretos (diodos, resistores e transistores). Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
•
Alarme (led): nível 1
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Resistores
•
Diodos
•
Leds
•
Fios para conexão
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
22
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
23
Famílias lógicas - Ensaios
Situação-problema 12 Desenvolver um sistema de segurança para partida de uma caldeira de vapor. A caldeira entrará em funcionamento quando ocorrerem as seguintes condições: o nível d’água no tubulão for superior a 50%; a pressão do óleo combustível for adequada; houver chama-piloto; a purga for efetuada. Haverá uma parada imediata da caldeira se uma dessas variáveis deixar de existir. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds. Convenção •
Tensão nível lógico 0: de 0 a 0,5VCC
•
Tensão nível lógico 1: de 3 a 5VCC
•
Variáveis de entrada: nível lógico 1
•
Condição normal de operação: nível lógico 1 na saída.
Material necessário •
Fonte de alimentação
•
Multímetro eletrônico
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Resistores
•
Circuitos integrados SSI
•
Leds
•
Gerador de funções
Procedimento 1. Faça a tabulação das combinações possíveis das entradas e saída do circuito.
24
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Determine a expressão booleana que resolva a situação proposta. S = ______________________________________________________________ 3. Faça o esquema eletrônico que resolva a situação proposta.
4. Dimensione e relacione os componentes necessários de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
SENAI-SP - INTRANET
25
Famílias lógicas - Ensaios
5. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada. Faça uma tabela com as medidas.
6. Com a sonda de níveis lógicos determine e registre os níveis lógicos das entradas e saídas das combinações possíveis.
7. Meça e registre a corrente ICC. Compare-a com os valores do manual do fabricante.
8. Calcule e registre o valor aproximado da potência em cada porta lógica.
26
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
9. Conecte o gerador de funções em uma das entradas. Determine com o osciloscópio a relação de fase com o sinal de saída para uma freqüência de entrada de 1kHz e registre-a graficamente.
10. Supondo que uma das entradas assumiu uma condição indefinida, ficando desconectada, determine e registre a tensão dessa entrada e da saída do circuito.
SENAI-SP - INTRANET
27
Famílias lógicas - Ensaios
Famílias lógicas TTL Os Cls das famílias lógicas TTL utilizam transistores multiemissores na entrada, do que resulta maior velocidade de comutação em relação aos demais. A porta NÃO E é o bloco principal dessa família lógica. É a partir dessa porta que se desenvolvem todas as suas funções lógicas. Veja circuito a seguir.
Funcionamento do circuito básico A tabela a seguir mostra como funciona o circuito básico. Observe, na tabela, todas as combinações possíveis nas entradas A e B e as respectivas condições de saída. A
B
V1
V2
V3
V4
S
N.lógico
2,0V
2,0V
cortado
saturado
saturado
cortado
0,4V
0
0,8V
2,0V
saturado
cortado
cortado
saturado
2,4V
1
2,0V
0,8V
saturado
cortado
cortado
saturado
2,4V
1
0,8V
0,8V
saturado
cortado
cortado
saturado
2,4V
1
Circuitos de saída da família TTL Quanto à estrutura do circuito de saída, os Cls TTL são classificados em: •
Saída totem-pole
•
Saída de três estados
•
Saída coletor aberto
28
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Saída totem-pole Geralmente esse tipo de circuito é constituído por quatro transistores com acoplamento direto entre si; a saída totem-pole é formada por dois transistores (V3 e V4), um diodo (V1) e um resistor (R4). Veja figura a seguir.
Saída de três estados A saída de três estados ocorre quando os dois transistores da saída totem-pole (V3 e V4) são levados ao ponto de corte; desse modo, a saída não pode assumir nem o estado lógico 1 nem o estado lógico 0, ficando em alta impedância (Hz). Observe o esquema abaixo.
SENAI-SP - INTRANET
29
Famílias lógicas - Ensaios
O seguinte circuito mostra uma porta NÃO E com saída de três estados.
Nesse circuito, quando saturado, o transistor V5 drena a corrente de R3 para massa, fazendo V3 e V4 entrarem em corte. Desse modo, a saída fica em alta impedância. Na base de V5 está a indicação EN (“enable”, se traduz por habilitar). Quando em nível 0, essa entrada habilita a saída. Observação Alguns CIs têm o tri-state ativo em zero e sua entrada indicada pela letra D (“disable” se traduz desabilitar). Quando em nível 0, essa entrada desabilita a saída. Saída coletor aberto: Nos blocos lógicos em coletor aberto, o resistor é ligado externamente. Observe a seguir a ligação de portas NÃO E coletor aberto.
30
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Esse tipo de ligação, conhecido como “wire-and”, permite que, se qualquer das saídas ligadas no ponto Y for para 0, o resultado será igual a 0. Parâmetros Os parâmetros mais importantes da família TTL são os seguintes: •
VIL: é a tensão de entrada interpretada pelo Cl como nível lógico 0 (VIL ≤ 0,8V);
•
VIH: é a tensão de entrada interpretada pelo Cl como nível lógico 1 (VIH ≥ 2,0V);
•
VOL: é a tensão de saída no estado lógico 0 (VOL ≤ 0,4V);
•
VOH: é a tensão de saída no estado lógico 1 (VOH ≥ 2,4V);
•
IIL: é a corrente drenada pela porta quando qualquer uma de suas entradas estiver em nível lógico 0;
•
IIH: é a corrente drenada pela porta quando ela está em nível lógico 1;
•
IOL: é a corrente máxima drenada pela saída, quando em nível lógico 0, sem que haja degradação do nível lógico;
•
IOH: é a corrente máxima fornecida pela porta quando em nível lógico 1, sem que ocorra a degradação do nível lógico.
Subfamílias TTL Apresentamos a seguir as subfamílias TTL e suas respectivas características: •
•
•
Standard (padrão) = 7400 -
grande variedade de funções lógicas;
-
baixo custo do Cl;
-
fan-out = 10;
-
Tp = 10ns;
-
Pd = 10mW;
-
fmáx = 35MHz.
Low power (L) - baixa potência = 74L00 -
Mais baixo consumo de potência dentre todas as subfamílias;
-
baixa velocidade de propagação (33ns);
-
Pd = 1mW
-
fmáx = 3MHz
Hig-power (H) - alta potência = 74H00 -
alta velocidade de propagação (6ns)
-
fan-out = 10
-
fan-in em torno de 1,3
-
Pd = 22mW
-
fmáx = 50MHz
SENAI-SP - INTRANET
31
Famílias lógicas - Ensaios
•
•
Schottky (S) - tipo schottky = 74S00 -
boa relação velocidade/potência;
-
consumo duas vezes maior que o da versão standard;
-
velocidade de propagação 3,5 vezes maior que a da versão standard;
-
Pd = 19mW
-
fmáx = 125MHz
Low power Schottky (LS) - baixa potência: tipo schottky = 74LS00 -
Tp = 10ns
-
Pd = 2mW
-
fmáx = 45MHz
Interligação das subfamílias TTL A tabela abaixo a compatibilidade que existe, entre as diversas subfamílias; apresenta também o número máximo de entradas que podem ser interligadas às saídas. Tensão de entrada
Diodos
Tensão de saída
N. lógico
Linhas da tabela-verdade A
B
V1
V2
VS
S
1
0V
0V
Corta
Corta
0V
0
2
0V
+VCC
Corta
Conduz
VCC - 0,6V
1
3
+VCC
0V
Conduz
Corta
VCC - 0,6V
1
4
+VCC
+VCC
Conduz
Conduz
VCC - 0,6V
1
Exercícios 13. Responda: a. Que nível a entrada de um bloco lógico TTL apresenta quando aberta? _______________________________________________________________ _______________________________________________________________ b. Qual é a porta lógica básica da família TTL? _______________________________________________________________ _______________________________________________________________ c. Que tensão alimenta um bloco lógico TTL? _______________________________________________________________ _______________________________________________________________
32
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
d. Que significam os parâmetros VIL, VOH, IIH e IOL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Que é fan-out e por que é importante conhecê-lo? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f.
Quais são os níveis de ruído da família TTL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
g. Em que nível a dissipação de potência é maior: em nível 1 ou em nível 0? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ h. Como se classificam os Cls TTL quanto à estrutura do circuito de saída? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ i.
Qual é a característica da saída tipo coletor aberto? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
j.
Qual a principal característica da saída tipo totem-pole? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
SENAI-SP - INTRANET
33
Famílias lógicas - Ensaios
k. Onde são empregados Cls com saídas de três estados? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ 14. Relacione o código do fabricante com o nome da subfamília TTL? a. 74LS00
(
)
baixa potência (low-power)
b. 7400
(
)
tipo schottky
c. 74L00
(
)
padrão (standard)
d. 74S00
(
)
alta potência (high-power)
e. 74H00
(
)
baixa potência tipo schottky (low-power schottky)
Situação-problema 13 Desenvolver um circuito eletrônico que funcione como sistema de segurança para motocicletas. A partida da moto só ocorrerá quando o descanso lateral estiver recolhido e o câmbio de marchas, em ponto morto. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds. Convenção •
Tensão nível lógico 0: de 0 a 0,5VCC
•
Tensão nível lógico 1: de 3 a 5VCC
•
Descanso lateral recolhido: nível 1
•
Câmbio em ponto morto: nível 1
•
Partida: nível 1.
Material necessário •
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Sonda de níveis lógicos
•
Placa de contatos
•
Resistores
•
Circuitos integrados TTL (SSI)
•
Led
•
Gerador de funções
34
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
2. Determine a expressão booleana que resolva a situação proposta. S = ____________________________________________________ 3. Faça o esquema eletrônico que resolva a situação proposta.
4. Dimensione e relacione os componentes a serem utilizados de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
SENAI-SP - INTRANET
35
Famílias lógicas - Ensaios
5. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada. Faça uma tabela com as medidas obtidas.
6. Conecte o gerador de funções em uma das entradas. Determine com o osciloscópio a relação de fase com o sinal de saída para a freqüência de entrada de 1kHz e registre-a graficamente.
7. Que diferença existe entre o sinal de entrada e o de saída? Justifique.
Situação-problema 14 Um sistema eletrônico de segurança danificado requer a substituição de um Cl 7400. Antes, porém, de proceder à troca, convém verificar as condições de funcionamento do Cl retirado no almoxarifado e comparar suas especificações com os parâmetros indicados pelo fabricante.
36
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
É necessário levar em conta que uma das portas do Cl excitará duas entradas TTL e a outra excitará seis entradas. Todas as entradas pertencem à subfamília standard. Convenção •
Freqüência de operação do circuito: 5MHz
•
Tensão de entrada para nível lógico 1: de 2 a 5VCC
•
Tensão de entrada para nível lógico 0: de 0 a 0,7VCC
Material necessário •
Fonte de alimentação
•
Multímetro eletrônico
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Gerador de funções
•
Circuitos integrados TTL (SSI)
•
Trimpots multivoltas
•
Resistores
Procedimento 1. Desenhe o circuito eletrônico que resolva a situação proposta, simulando as cargas TTL com resistores e trimpots.
2. Dimensione e relacione os componentes envolvidos de acordo com a tensão de alimentação, as características da carga e o tempo de propagação. Consulte o manual do fabricante.
SENAI-SP - INTRANET
37
Famílias lógicas - Ensaios
3. Conecte as entradas dos circuitos ao gerador de funções (5MHz). Com o auxílio do osciloscópio determine os valores aproximados para os parâmetros TPHL e TPLH. Preencha o quadro abaixo e compare os valores medidos com os especificados pelo fabricante. Saída conectada a duas entradas
Saída conectada a seis entradas
Especificação do fabricante
TPHL TPLH.
4. Aplique nas entradas dos circuitos os níveis de tensão nas condições mais críticas especificadas pelo fabricante. Verifique e registre as condições de saída. VOL da saída conectada VOL da saída conectada VOL especificado a duas entradas a seis entradas pelo fabricante VIH =
VOH da saída conectada VOH da saída conectada VOH especificado a duas entradas a seis entradas pelo fabricante VIL =
5. Analise os resultados das medições efetuadas no item 4 e registre suas condições.
38
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
6. Aplique os níveis de tensão nas condições mais críticas especificadas pelo fabricante. Verifique e registre as correntes de entrada. IIH de uma das entradas IIH de uma das entradas IIH especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIH =
IIL de uma das entradas IIL de uma das entradas IIL especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIL =
7. Analise o resultado das medições efetuadas no item 6 e registre suas conclusões.
Famílias lógicas MOS A família MOS é composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET). Características: •
Facilidade de construção em escala integrada devido ao seu tamanho reduzido;
•
Baixa dissipação de potência em função da alta integração do circuito;
•
Alta imunidade a ruídos;
•
Fan-out maior que 20;
•
Elevado tempo de propagação (300 ns).
SENAI-SP - INTRANET
39
Famílias lógicas - Ensaios
Classificação Os circuitos lógicos da família MOS classificam-se de acordo com o tipo de transistor utilizado no circuito. Assim, temos: •
P-MOS: circuitos integrados formados por MOSFET canal P;
•
N-MOS: circuitos integrados formados por MOSFET canal N;
•
C-MOS: circuitos integrados formados a partir da combinação de dispositivos PMOS e N-MOS em uma mesma estrutura.
Circuitos P-MOS Observe no diagrama a seguir o circuito eletrônico básico de uma porta inversora com transistores P-MOS.
Funcionamento Observe na tabela a seguir as possíveis combinações de entrada e saída.
40
E
V1
V2
Y
N. lógico
OV
Saturado
Cortado
-VDD
1
-VDD
saturado
conduzindo
0V
0
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Circuitos N-MOS A figura a seguir mostra o circuito eletrônico de uma porta NÃO OU com transistores N-MOS.
Funcionamento É dado pelas combinações possíveis de entradas e saídas mostradas na tabela abaixo. A
B
V1
V2
V3
Y
N.lógico
OV
OV
cortado
cortado
conduzindo
+VDD
1
OV
+VDD
cortado
saturado
conduzindo
OV
0
+VDD
OV
saturado
cortado
conduzindo
OV
0
+ VDD
+VDD
saturado
saturado
conduzindo
OV
0
Circuitos C-MOS A família C-MOS é constituída por uma combinação de dispositivos MOS canal N e canal P num mesmo substrato.
SENAI-SP - INTRANET
41
Famílias lógicas - Ensaios
Características •
Reduzida dissipação de potência em torno de 2,5mW por porta;
•
Alta impedância de entrada: cerca de 1012Ω;
•
Alta imunidade a ruídos;
•
Fan-out maior que 50;
•
Alimentação na faixa entre 3 e 15V;
•
Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma única alimentação positiva de 5V;
•
Elevado tempo de propagação (60ns) em comparação com outras famílias.
Circuito básico O diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.
Funcionamento Com a entrada levada a nível lógico 0, o MOSFET canal P entra em condução e a saída vai para nível 1. Enquanto isso, o MOSFET canal N ficará com a resistência muito alta entre o dreno e a fonte, funcionando como uma chave aberta. Se a entrada for levada a nível lógico 1 (+ VCC), o MOSFET canal N entra em condução e a saída estará em nível 0. Por outro lado, o MOSFET canal P apresentará uma resistência muito alta entre o dreno e a fonte, funcionando como uma chave aberta. 42
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Blocos lógicos Os principais blocos lógicos da família C-MOS são as portas NÃO OU e NÃO E. Porta NÃO OU: num circuito da porta NÃO OU C-MOS, V1 e V2 são transistores MOSFET canal N e V3 e V4 são transistores MOSFET canal P. Veja a figura a seguir.
Observe na tabela a seguir o funcionamento deste tipo de circuito. A
B
V1
V2
V3
V4
Y
N.lógico
0V
0V
cortado
cortado
saturado
saturado
+VDD
1
0V
+VDD
cortado
saturado
cortado
saturado
0V
0
+VDD
0V
saturado
cortado
saturado
cortado
0V
0
+ VDD
+VDD
saturado
saturado
cortado
cortado
0V
0
SENAI-SP - INTRANET
43
Famílias lógicas - Ensaios
Porta NÃO E: o diagrama abaixo mostra uma porta NÃO E C-MOS.
A tabela abaixo mostra o funcionamento do circuito. A
B
V1
V2
V3
V4
Y
N.lógico
0V
0V
cortado
cortado
saturado
saturado
+VDD
1
0V
+VDD
cortado
cortado
cortado
saturado
+VDD
1
+VDD
0V
saturado
saturado
saturado
cortado
+VDD
1
+ VDD
+VDD
saturado
saturado
cortado
cortado
0V
0
Comparação entre TTL e C-MOS As principais diferenças entre as famílias TTL e C-MOS são mostradas na tabela abaixo. Parâmetro
TTL
Alimentação
5VCC + 5%
3 a 15V
Dissipação. de potência
10mW
10nW
Tempo de propagação
10ns
Variável (>TTL)
Margem de ruído
0,4V
45% de VCC
Fan-out típico
10
Infinito (limitado p/ velocidade de comutação
44
C-MOS
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Interface TTL/C-MOS e C-MOS/TTL Quando é preciso interligar os circuitos das famílias TTL e C-MOS devemos considerar as seguintes situações: •
Saída TTL/entrada C-MOS com alimentação de 5V;
•
Saída TTL/entrada C-MOS com alimentação de 10V;
•
Saída C-MOS/entrada TTL.
Exercícios 15. Responda: a. Quais são as principais características da família lógica MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. De que são constituídos os dispositivos da família C-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Por que os dispositivos C-MOS apresentam alta impedância de entrada? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Cite ao menos cinco características da família C-MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Cite uma vantagem e uma desvantagem do emprego de Cls da família C-MOS em relação à TTL. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
SENAI-SP - INTRANET
45
Famílias lógicas - Ensaios
f.
No caso de uma interligação saída TTL/entrada C-MOS com alimentação de 5V, que é necessário acrescentar ao circuito para o nível lógico 1 e por quê? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
16. Estude o circuito típico de uma porta NÃO OU da família C-MOS e preencha a tabela de funcionamento abaixo.
A
B
0V
0V
0V
+VDD
+VDD
0V
+VDD
46
V1
V2
V3
V4
+VDD
SENAI-SP - INTRANET
Y
N.lógico
Famílias lógicas - Ensaios
17. Analise o circuito e preencha as tabelas a seguir.
Entrada em nível 0 Causa
Efeito
E em nível 0
V1 irá VGS1
Como a fonte de V2 é conectada a VDD
VGS2 =
VGS2 =
V2 irá
V2 em
A tensão de saída será igual a
=
Entrada em nível 1 Causa
Efeito
E em nível 1
V1 irá
Como VGS2 = 0
V2 irá
V2 em
A tensão de saída será igual a
SENAI-SP - INTRANET
47
Famílias lógicas - Ensaios
18. Responda: a. Por que os transistores MOSFET funcionam como interruptores quase perfeitos? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. Cite no mínimo três características da família MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Como se classificam os circuitos lógicos da família MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Por que os dispositivos P-MOS apresentam uma área maior que os N-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Como V1 se comporta num circuito de porta inversora com os transistores PMOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f.
Quais são as vantagens dos dispositivos N-MOS em relação as P-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
Situação-problema 15 Desenvolver um circuito eletrônico capaz de detectar a não-coincidência de níveis lógicos enviados por dois sensores. Quando o evento não-coincidência ocorrer nas entradas do circuito, a sua saída deverá excitar um dispositivo eletromecânico.
48
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 0: de 0 a 2VCC
•
Tensão nível lógico 1: de 8 a 12VCC
•
Situação não-coincidência: entradas em 0 e 1 ou 1 e 0
•
Entradas não-coincidentes: saída em nível 1
•
Entradas coincidentes: saída em nível 0
•
Dispositivo eletromecânico: relé
•
O circuito deverá ser montado a partir de portas lógicas NÃO E.
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Sonda de níveis lógicos
•
Resistores
•
Circuitos integrados C-MOS (SSI)
•
Led
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
SENAI-SP - INTRANET
49
Famílias lógicas - Ensaios
2. Determine a expressão booleana que resolva a situação proposta.
3. Trace o diagrama do circuito.
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
50
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
5. Faça uma tabulação das tensões e dos níveis lógicos ao longo do circuito para cada uma das combinações de entrada.
6. Conecte um gerador de função em uma das entradas e determine graficamente com o osciloscópio o tempo de propagação entre uma das entradas e a saída.
Situação-problema 16 Desenvolver um sistema de segurança a ser instalado numa guilhotina elétrica para evitar acidentes. Para tanto, foram instaladas duas botoeiras, em extremidades opostas, fora da região de corte. O equipamento só poderá ser acionado quando ambas as botoeiras estiverem sendo pressionadas. A saída do circuito deverá ser monitorada por um dispositivo óptico.
SENAI-SP - INTRANET
51
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 0: de 0 a 2VCC
•
Tensão nível lógico 1: de 8 a 12VCC
•
Botoeira NA
•
Dispositivo óptico: lâmpada 12V/100mA
•
O circuito deverá ser desenvolvido a partir de portas lógicas NÃO OU.
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Placa de contatos
•
Sonda de níveis lógicos
•
Resistores
•
Circuitos integrados C-MOS (SSI)
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
2. Determine a expressão booleana que resolva a situação problema proposta.
52
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
3. Trace o diagrama esquemático do circuito.
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
5. Meça as tensões e os níveis lógicos nas entradas e nas saídas de cada porta lógica para cada combinação de entrada.
SENAI-SP - INTRANET
53
Famílias lógicas - Ensaios
6. Registre graficamente a relação de fase e os níveis de tensão entre uma das entradas e a saída do circuito.
7. Determine o tempo de propagação entre uma das entradas e a saída.
Situação-problema 17 Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhas de tensões lógicas em nível C-MOS e uma massa. Desenvolver um circuito que deverá habilitar ou desabilitar essas linhas por meio de um sinal de controle. Como características principais, o circuito deverá apresentar uma impedância de entrada de 1012Ω com baixíssimo consumo, e a saída deverá excitar quatro entradas de Cls do tipo TTL 74LS.
54
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Convenção •
Sinal de controle em nível 1: linha de dados habilitada
•
Sinal de controle em nível 0: saída do circuito em nível 1
•
Tensão para nível 0: 0 a 0,8VCC
•
Tensão para nível 1: 2,4 a 5VCC
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Placa de contatos
•
Resistores
•
Circuitos integrados C-MOS e TTL (SSI)
Procedimento 1. Escolha pelo manual do fabricante um Cl que resolva a situação-problema. Cl = _____________________________________________________ 2. Transcreva do manual do fabricante a tabela de funções do Cl.
3. Trace o diagrama esquemático do circuito.
SENAI-SP - INTRANET
55
Famílias lógicas - Ensaios
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
5. Conecte a saída de pulsos do GRD à entrada de dados do circuito. Habilite a entrada de dados através do terminal de controle. 6. Registre graficamente a relação de fase entre a entrada e a saída, juntamente com os níveis de tensão.
7. Conecte a saída do circuito às quatro entradas TTL/LS. Habilite a entrada de dados através do terminal de controle e verifique o funcionamento do circuito.
56
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Referências bibliográficas
SENAI-SP. DMD. Circuitos lógicos digitais - Ensaios. Por Moema de Castro Oliveira. São Paulo, 1991. (Reparador de equipamentos eletrônicos III).
SENAI-SP - INTRANET
57
Famílias lógicas - Ensaios
58
SENAI-SP - INTRANET
46.15.13.923-6 Aprendizagem industrial Reparador de equipamentos eletrônicos III Circuitos lógicos digitais - Ensaios Sistemas de numeração e códigos binários Portas lógicas básicas Portas lógicas derivadas Circuitos combinatórios Famílias lógicas Display Codificador e decodificador Somador e substrator binários Comparadores de magnitude Circuitos biestáveis lógicos Contadores Circuitos de tempo Cl Circuitos de comutação aleatória e seqüencial Conversor digital-analógico e conversor analógico-digital Operações aritméticas e lógicas entre palavras binárias
Circuitos lógicos digitais - Ensaios
Famílias lógicas
Famílias lógicas - Ensaios
Famílias lógicas © SENAI-SP, 2004
Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos extraídos da apostila, Circuitos lógicos digitais - Ensaios, Capítulo V, Famílias lógicas. São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III).
SENAI
Telefone Telefax SENAI on-line E-mail Home page
Serviço Nacional de Aprendizagem Industrial Departamento Regional de São Paulo Av. Paulista, 1313 - Cerqueira Cesar São Paulo - SP CEP 01311-923 (0XX11) 3146-7000 (0XX11) 3146-7230 0800-55-1000 [email protected] http://www.sp.senai.br
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Sumário
Famílias lógicas
5
Referências bibliográficas
57
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Famílias lógicas
O objetivo que norteou a elaboração do material didático Famílias lógicas foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais da eletrônica. Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matéria essencial para os que se iniciam ao campo da eletrônica.
Famílias lógicas - DTL, RTL, HTL As famílias lógicas empregam componentes diferenciados na sua estrutura. São estes componentes que caracterizam seu funcionamento. Por isso, ao selecionar um circuito integrado ou família lógica para um determinado projeto, é necessário considerar tais componentes e suas características.
Características gerais das famílias lógicas Fan-in É a carga fornecida pela entrada de uma porta lógica à saída da porta anterior em que está conectada. Fan-out É o número máximo de portas da mesma família que poderiam ser conectadas à saída de uma única porta.
SENAI-SP - INTRANET
5
Famílias lógicas - Ensaios
Faixa de tensão do nível lógico São dois os níveis lógicos de tensão: o nível 1 e o nível 0.
Dois são os tipos de lógica de operação: •
Lógica positiva e
•
Lógica negativa.
A figura a seguir mostra as faixas em que são feitas as operações na lógica positiva e negativa.
Quando a operação é feita na lógica positiva, o nível 1 é uma faixa situada em torno de um valor positivo de tensão.
Quando se opera em lógica negativa, o nível 1 é uma faixa situada em torno de um valor negativo de tensão. 6
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Tempo de propagação (Tp) É a média aritmética entre os tempos médios de propagação para mudanças de estado na entrada e saída, conforme mostramos a seguir. Tp HL + Tp LH Tp = 2 Margem do ruído É a variação de tensão issível à entrada de um elemento lógico sem que, à sua saída, mude de estado. Duas são as margens de ruído: uma para o estado lógico de entrada 0 e outra para o estado lógico de entrada 1. Potência dissipada É a dissipação de energia elétrica; é expressa em miliwatts. Temperatura Temperatura ambiente de operação do Cl. Compatibilidade Capacidade de interligação entre as subfamílias de uma família lógica. Corrente de trabalho Valores de corrente nas entradas e saídas de uma porta lógica. Corrente de curto-circuito (IOS) Valor da corrente na saída de uma porta lógica em curto-circuito. Alimentação Vcc e Icc necessários à alimentação de um Cl. As famílias lógicas dividem-se em dois grupos: •
Famílias lógicas: DL, DTL, RTL e HTL;
•
Famílias lógicas: TTL, MOS, C-MOS.
Família lógica com diodo A família DL (“Diode Logic, ou seja: lógica com diodos) é implementada a partir de componentes discretos que sã os diodos e os resistores.
SENAI-SP - INTRANET
7
Famílias lógicas - Ensaios
Por ser um componente com estados de condução e não-condução bem diferenciados, nessa família lógica, o diodo tem a função de simples comutador. Os circuitos básicos da família DL são as portas E e OU. Função E Observe abaixo o circuito típico de uma porta E e seu respectivo símbolo.
Funcionamento A tabela abaixo mostra como funciona esse tipo de circuito.
Linhas da tabela-verdade
8
Tensão de entrada
Tensão de saída
Nível. lógico
VS
S
Conduz Conduz
0,6V
0
Diodos
VA
VB
1
0V
0V
2
0V
+VCC
Conduz
Corta
0,6V
0
3
+VCC
0V
Corta
Conduz
0,6V
0
4
+VCC
+VCC
Corta
Corta
VCC - IL . R
1
V1
V2
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Função OU Nesta função, o circuito tem a seguinte configuração:
Funcionamento A tabela abaixo mostra como funciona esse circuito.
Linhas da tabela-verdade
Tensão de entrada
Diodos
Tensão de saída
Nível lógico
A
B
V1
V2
VS
S
1
0V
0V
Corta
Corta
0V
0
2
0V
+VCC
Corta
Conduz
VCC - 0,6V
1
3
+VCC
0V
Conduz
Corta
VCC - 0,6V
1
4
+VCC
+VCC
VCC - 0,6V
1
Conduz Conduz
Famílias lógicas com transistores Nos circuitos digitais, os transistores operam nos pontos de corte e saturação funcionando como chave eletrônica.
SENAI-SP - INTRANET
9
Famílias lógicas - Ensaios
Quando se utiliza o transistor NPN com nível lógico 0 na base, a corrente é 0 e o transistor vai para o ponto de corte, comportando-se como uma chave aberta.
Quando em nível 1, a corrente de base leva o transistor ao ponto de saturação, e este se comportará como uma chave fechada.
Observação Para a lógica positiva utilizam-se transistores NPN; e para a lógica negativa utilizam-se os transistores PNP. Tempo de comutação dos transistores A transição entre o corte e a saturação demanda certo tempo. A seguir mostramos os principais fatores que influenciam no tempo total de comutação dos transistores. Tempo de retardo (Td) é o período de tempo que transcorre do momento em que o sinal de entrada (T1) é aplicado até o sinal de saída atingir 10% de sua faixa de variação.
10
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Tempo de subida (Tr) É o tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmáx. Tempo de armazenamento (Ts) Período de tempo entre a retirada do sinal de entrada e o momento em que a tensão de saída começa a responder, variando em 10% de sua amplitude. Tempo de descida (Tf) É o período de tempo necessário para que a corrente de coletor caia de 90% para 10% de IC.
Família lógica DTL A família lógica DTL (“Diode Transistor Logic”: lógica com diodo e transistor) é constituída por circuitos lógicos construídos a partir de resistores, diodos e transistores. Permite formar os blocos lógicos E, OU, NÃO E e NÃO OU. Observe na figura ao lado a porta NÃO E que é o circuito básico dessa família.
A tabela abaixo mostra o funcionamento desse tipo de circuito. V3 /V4
V5
S
Nível.lógico
Conduz Conduz
Corta
Cortado
+VCC
1
+VCC
Conduz
Corta
Corta
Cortado
+VCC
1
+VCC
0V
Corta
Conduz
Corta
Cortado
+VCC
1
+VCC
+VCC
Corta
Corta
0V
0
Linha
A
B
1
0V
0V
2
0V
3 4
V1
V2
Conduz Saturado
SENAI-SP - INTRANET
11
Famílias lógicas - Ensaios
Os principais parâmetros da família DTL são: •
fan-out = 10
•
fan-in = 1,5
•
Pd = 10mW
• •
Tp = 30ns imunidade ao ruído = nível 0 ~ 0,4V; nível 1 ~ 1,2V
As principais vantagens desta família são: •
Maior imunidade a ruídos que a família RTL;
•
Boa interação entre velocidade de propagação, consumo e imunidade a ruídos;
•
Possibilidade de ligação em paralelo das saídas;
•
Distribuição de saída (fan-out) e de entrada (fan-in) moderadamente alta.
Família lógica RTL Esta família RTL foi a primeira a surgir sob a forma de circuito integrado. Esses Cls são construídos com resistores e transistores; e seu princípio de funcionamento baseia-se no corte e saturação dos transistores. Observe na figura a seguir uma porta NÃO OU que é o circuito básico da família lógica RTL.
A tabela abaixo mostra o funcionamento da porta OU RTL.
12
Linha
A
B
V1
V2
S
Nível lógico
1
0V
0V
cortado
cortado
+VCC
1
2
0V
+VCC
cortado
saturado
0,3V
0
3
+VCC
0V
saturado
cortado
0,3V
0
4
+VCC
+VCC
saturado
saturado
0,3V
0
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Os principais parâmetros da família RTL são: •
fan-out = 5
•
Pd = 10mW
•
Tp = 12ns
•
fmáx = 50kHz
As principais vantagens desse circuito são: •
Baixa dissipação de energia;
•
Baixo custo devido ao número reduzido de componentes;
•
Boa imunidade ao ruído devido à introdução do resistor de base.
A principal desvantagem desse circuito é o elevado tempo de propagação. Quando o circuito é implementado com componentes discretos é possível diminuir o valor ôhmico do resistor de base ou acrescentar um capacitor em paralelo com o resistor de base para reduzir o tempo de propagação. Veja circuito abaixo.
Família lógica HTL A família lógica HTL (“High Threshold Logic”) foi desenvolvida para atender às aplicações industriais onde é necessário alta imunidade a ruídos provocados por comutação de chaves, motores, etc.
SENAI-SP - INTRANET
13
Famílias lógicas - Ensaios
Esse circuito é formado com os mesmos componentes que compõem as portas da família DTL, acrescentando-se um diodo em série com a base do transistor que eleva o potencial necessário para que o transistor entre em saturação. Observe a seguir uma porta NÃO E, que é o circuito básico da família HTL.
Os principais parâmetros desta família são: •
fan-out típico = 10
•
potência dissipada = 60mW
•
grande imunidade a ruídos devido à utilização de um diodo zêner (V3)
•
maior tempo de atraso dentre todas as famílias que utilizam transistores.
Exercícios 1. Utilizando diodos semicondutores e resistores, esquematize os circuitos eletrônicos que executam as funções: a. S = A . B
b. S = A + B + C
14
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Qual a principal desvantagem da família DL?. __________________________________________________________________ 3. Assinale as alternativas corretas. a. O transistor utilizado como elemento de comutação serve para: (
)
eliminar ruídos
(
)
acoplar os sinais de entrada e saída
(
)
eliminar a deterioração dos sinais
(
)
melhorar o tempo de comutação
(
)
desacoplar os sinais de entrada e saída
b. A característica da configuração emissor-comum produz (
)
alta velocidade de comutação
(
)
pequeno gancho de corrente
(
)
baixa velocidade de comutação
(
)
inversão de fase dos sinal na saída
c. A porta lógica básica constituída por um transistor na configuração emissorcomum é: (
)
porta E
(
)
porta NÃO E
(
)
porta OU
(
)
porta NÃO OU
(
)
porta INVERSORA
4. No circuito inversor transistorizado, qual é a finalidade do capacitor em paralelo com o resistor de base? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 5. Marque a opção correta: a. Para ficar saturado, o circuito com transistor NPN necessita de uma tensão na base: (
)
nível lógico 1
(
)
nível lógico 0
(
)
nível lógico 0
b. A saída desse circuito será em: (
)
nível lógico 1
SENAI-SP - INTRANET
15
Famílias lógicas - Ensaios
c. Esse circuito opera como: (
)
chave aberta
(
)
chave fechada
6. A partir do circuito dado, preencha a tabela correspondente.
A
B
V2
0V
0V
Conduz
0V
+VCC
+VCC
0V
+VCC
+VCC
V5
V3 /V4
V1
Corta
S
N.lógico
+VCC
1
0V
0
7. Quais são os componentes discretos utilizados na construção da família DTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 8. No circuito lógico da família RTL, que componente eletrônico é responsável pelo chaveamento de sinal? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 9. Qual é a principal desvantagem da família RTL? Como pode ser minimizada? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 16
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
10. Utilizando transistores e resistores, esquematize circuitos para as seguintes funções: a. S = A + B
b. S = A + B
11. Qual a diferença fundamental entre as famílias DTL e HTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 12. Cite as vantagens e desvantagens dos circuitos lógicos da família HTL. __________________________________________________________________ __________________________________________________________________ __________________________________________________________________
Ensaios Situação-problema 9 Desenvolver um circuito eletrônico com três entradas e uma saída que irá acionar um dispositivo optoeletrônico quando estiver em nível lógico 0. Esse circuito deverá desempenhar a função de uma porta E utilizando diodos e resistores.
SENAI-SP - INTRANET
17
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Fonte de alimentação
•
Leds
•
Resistores
•
Diodos
•
Cabos de ligação
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
18
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
19
Famílias lógicas - Ensaios
Situação-problema 10 Desenvolver um circuito eletrônico utilizando diodos e resistores que desempenhem a função de uma porta lógica OU. O circuito deverá possuir três entradas e uma única saída que acionará um dispositivo optoeletrônico quando estiver em nível lógico 1. Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Resistores
•
Diodos
•
Leds
•
Fios de conexão
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
20
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
21
Famílias lógicas - Ensaios
Situação-problema 11 Desenvolver um circuito de alarme, com duas entradas, para ser instalado em portas de automóvel. Ao abrir qualquer uma das portas, o sensor ali existente deve detectar o nível 0 (zero) e disparar o alarme com nível 1. O circuito deverá ser construído com componentes discretos (diodos, resistores e transistores). Convenção •
Tensão nível lógico 1: de 3 a 5VCC
•
Tensão nível lógico 0: de 0 a 0,7VCC
•
Alarme (led): nível 1
Material necessário •
GRD (gerador e receptor de sinais digitais)
•
Multímetro
•
Placa de contato
•
Resistores
•
Diodos
•
Leds
•
Fios para conexão
Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.
22
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.
3. Construa a tabela-verdade para as possíveis combinações de entrada.
4. Monte o circuito e simule cada combinação de entrada definida no o anterior. Meça e registre as tensões nas entradas e na saída do circuito.
5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.
SENAI-SP - INTRANET
23
Famílias lógicas - Ensaios
Situação-problema 12 Desenvolver um sistema de segurança para partida de uma caldeira de vapor. A caldeira entrará em funcionamento quando ocorrerem as seguintes condições: o nível d’água no tubulão for superior a 50%; a pressão do óleo combustível for adequada; houver chama-piloto; a purga for efetuada. Haverá uma parada imediata da caldeira se uma dessas variáveis deixar de existir. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds. Convenção •
Tensão nível lógico 0: de 0 a 0,5VCC
•
Tensão nível lógico 1: de 3 a 5VCC
•
Variáveis de entrada: nível lógico 1
•
Condição normal de operação: nível lógico 1 na saída.
Material necessário •
Fonte de alimentação
•
Multímetro eletrônico
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Resistores
•
Circuitos integrados SSI
•
Leds
•
Gerador de funções
Procedimento 1. Faça a tabulação das combinações possíveis das entradas e saída do circuito.
24
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
2. Determine a expressão booleana que resolva a situação proposta. S = ______________________________________________________________ 3. Faça o esquema eletrônico que resolva a situação proposta.
4. Dimensione e relacione os componentes necessários de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
SENAI-SP - INTRANET
25
Famílias lógicas - Ensaios
5. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada. Faça uma tabela com as medidas.
6. Com a sonda de níveis lógicos determine e registre os níveis lógicos das entradas e saídas das combinações possíveis.
7. Meça e registre a corrente ICC. Compare-a com os valores do manual do fabricante.
8. Calcule e registre o valor aproximado da potência em cada porta lógica.
26
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
9. Conecte o gerador de funções em uma das entradas. Determine com o osciloscópio a relação de fase com o sinal de saída para uma freqüência de entrada de 1kHz e registre-a graficamente.
10. Supondo que uma das entradas assumiu uma condição indefinida, ficando desconectada, determine e registre a tensão dessa entrada e da saída do circuito.
SENAI-SP - INTRANET
27
Famílias lógicas - Ensaios
Famílias lógicas TTL Os Cls das famílias lógicas TTL utilizam transistores multiemissores na entrada, do que resulta maior velocidade de comutação em relação aos demais. A porta NÃO E é o bloco principal dessa família lógica. É a partir dessa porta que se desenvolvem todas as suas funções lógicas. Veja circuito a seguir.
Funcionamento do circuito básico A tabela a seguir mostra como funciona o circuito básico. Observe, na tabela, todas as combinações possíveis nas entradas A e B e as respectivas condições de saída. A
B
V1
V2
V3
V4
S
N.lógico
2,0V
2,0V
cortado
saturado
saturado
cortado
0,4V
0
0,8V
2,0V
saturado
cortado
cortado
saturado
2,4V
1
2,0V
0,8V
saturado
cortado
cortado
saturado
2,4V
1
0,8V
0,8V
saturado
cortado
cortado
saturado
2,4V
1
Circuitos de saída da família TTL Quanto à estrutura do circuito de saída, os Cls TTL são classificados em: •
Saída totem-pole
•
Saída de três estados
•
Saída coletor aberto
28
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Saída totem-pole Geralmente esse tipo de circuito é constituído por quatro transistores com acoplamento direto entre si; a saída totem-pole é formada por dois transistores (V3 e V4), um diodo (V1) e um resistor (R4). Veja figura a seguir.
Saída de três estados A saída de três estados ocorre quando os dois transistores da saída totem-pole (V3 e V4) são levados ao ponto de corte; desse modo, a saída não pode assumir nem o estado lógico 1 nem o estado lógico 0, ficando em alta impedância (Hz). Observe o esquema abaixo.
SENAI-SP - INTRANET
29
Famílias lógicas - Ensaios
O seguinte circuito mostra uma porta NÃO E com saída de três estados.
Nesse circuito, quando saturado, o transistor V5 drena a corrente de R3 para massa, fazendo V3 e V4 entrarem em corte. Desse modo, a saída fica em alta impedância. Na base de V5 está a indicação EN (“enable”, se traduz por habilitar). Quando em nível 0, essa entrada habilita a saída. Observação Alguns CIs têm o tri-state ativo em zero e sua entrada indicada pela letra D (“disable” se traduz desabilitar). Quando em nível 0, essa entrada desabilita a saída. Saída coletor aberto: Nos blocos lógicos em coletor aberto, o resistor é ligado externamente. Observe a seguir a ligação de portas NÃO E coletor aberto.
30
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Esse tipo de ligação, conhecido como “wire-and”, permite que, se qualquer das saídas ligadas no ponto Y for para 0, o resultado será igual a 0. Parâmetros Os parâmetros mais importantes da família TTL são os seguintes: •
VIL: é a tensão de entrada interpretada pelo Cl como nível lógico 0 (VIL ≤ 0,8V);
•
VIH: é a tensão de entrada interpretada pelo Cl como nível lógico 1 (VIH ≥ 2,0V);
•
VOL: é a tensão de saída no estado lógico 0 (VOL ≤ 0,4V);
•
VOH: é a tensão de saída no estado lógico 1 (VOH ≥ 2,4V);
•
IIL: é a corrente drenada pela porta quando qualquer uma de suas entradas estiver em nível lógico 0;
•
IIH: é a corrente drenada pela porta quando ela está em nível lógico 1;
•
IOL: é a corrente máxima drenada pela saída, quando em nível lógico 0, sem que haja degradação do nível lógico;
•
IOH: é a corrente máxima fornecida pela porta quando em nível lógico 1, sem que ocorra a degradação do nível lógico.
Subfamílias TTL Apresentamos a seguir as subfamílias TTL e suas respectivas características: •
•
•
Standard (padrão) = 7400 -
grande variedade de funções lógicas;
-
baixo custo do Cl;
-
fan-out = 10;
-
Tp = 10ns;
-
Pd = 10mW;
-
fmáx = 35MHz.
Low power (L) - baixa potência = 74L00 -
Mais baixo consumo de potência dentre todas as subfamílias;
-
baixa velocidade de propagação (33ns);
-
Pd = 1mW
-
fmáx = 3MHz
Hig-power (H) - alta potência = 74H00 -
alta velocidade de propagação (6ns)
-
fan-out = 10
-
fan-in em torno de 1,3
-
Pd = 22mW
-
fmáx = 50MHz
SENAI-SP - INTRANET
31
Famílias lógicas - Ensaios
•
•
Schottky (S) - tipo schottky = 74S00 -
boa relação velocidade/potência;
-
consumo duas vezes maior que o da versão standard;
-
velocidade de propagação 3,5 vezes maior que a da versão standard;
-
Pd = 19mW
-
fmáx = 125MHz
Low power Schottky (LS) - baixa potência: tipo schottky = 74LS00 -
Tp = 10ns
-
Pd = 2mW
-
fmáx = 45MHz
Interligação das subfamílias TTL A tabela abaixo a compatibilidade que existe, entre as diversas subfamílias; apresenta também o número máximo de entradas que podem ser interligadas às saídas. Tensão de entrada
Diodos
Tensão de saída
N. lógico
Linhas da tabela-verdade A
B
V1
V2
VS
S
1
0V
0V
Corta
Corta
0V
0
2
0V
+VCC
Corta
Conduz
VCC - 0,6V
1
3
+VCC
0V
Conduz
Corta
VCC - 0,6V
1
4
+VCC
+VCC
Conduz
Conduz
VCC - 0,6V
1
Exercícios 13. Responda: a. Que nível a entrada de um bloco lógico TTL apresenta quando aberta? _______________________________________________________________ _______________________________________________________________ b. Qual é a porta lógica básica da família TTL? _______________________________________________________________ _______________________________________________________________ c. Que tensão alimenta um bloco lógico TTL? _______________________________________________________________ _______________________________________________________________
32
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
d. Que significam os parâmetros VIL, VOH, IIH e IOL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Que é fan-out e por que é importante conhecê-lo? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f.
Quais são os níveis de ruído da família TTL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
g. Em que nível a dissipação de potência é maior: em nível 1 ou em nível 0? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ h. Como se classificam os Cls TTL quanto à estrutura do circuito de saída? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ i.
Qual é a característica da saída tipo coletor aberto? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
j.
Qual a principal característica da saída tipo totem-pole? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
SENAI-SP - INTRANET
33
Famílias lógicas - Ensaios
k. Onde são empregados Cls com saídas de três estados? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ 14. Relacione o código do fabricante com o nome da subfamília TTL? a. 74LS00
(
)
baixa potência (low-power)
b. 7400
(
)
tipo schottky
c. 74L00
(
)
padrão (standard)
d. 74S00
(
)
alta potência (high-power)
e. 74H00
(
)
baixa potência tipo schottky (low-power schottky)
Situação-problema 13 Desenvolver um circuito eletrônico que funcione como sistema de segurança para motocicletas. A partida da moto só ocorrerá quando o descanso lateral estiver recolhido e o câmbio de marchas, em ponto morto. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds. Convenção •
Tensão nível lógico 0: de 0 a 0,5VCC
•
Tensão nível lógico 1: de 3 a 5VCC
•
Descanso lateral recolhido: nível 1
•
Câmbio em ponto morto: nível 1
•
Partida: nível 1.
Material necessário •
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Sonda de níveis lógicos
•
Placa de contatos
•
Resistores
•
Circuitos integrados TTL (SSI)
•
Led
•
Gerador de funções
34
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
2. Determine a expressão booleana que resolva a situação proposta. S = ____________________________________________________ 3. Faça o esquema eletrônico que resolva a situação proposta.
4. Dimensione e relacione os componentes a serem utilizados de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
SENAI-SP - INTRANET
35
Famílias lógicas - Ensaios
5. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada. Faça uma tabela com as medidas obtidas.
6. Conecte o gerador de funções em uma das entradas. Determine com o osciloscópio a relação de fase com o sinal de saída para a freqüência de entrada de 1kHz e registre-a graficamente.
7. Que diferença existe entre o sinal de entrada e o de saída? Justifique.
Situação-problema 14 Um sistema eletrônico de segurança danificado requer a substituição de um Cl 7400. Antes, porém, de proceder à troca, convém verificar as condições de funcionamento do Cl retirado no almoxarifado e comparar suas especificações com os parâmetros indicados pelo fabricante.
36
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
É necessário levar em conta que uma das portas do Cl excitará duas entradas TTL e a outra excitará seis entradas. Todas as entradas pertencem à subfamília standard. Convenção •
Freqüência de operação do circuito: 5MHz
•
Tensão de entrada para nível lógico 1: de 2 a 5VCC
•
Tensão de entrada para nível lógico 0: de 0 a 0,7VCC
Material necessário •
Fonte de alimentação
•
Multímetro eletrônico
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Gerador de funções
•
Circuitos integrados TTL (SSI)
•
Trimpots multivoltas
•
Resistores
Procedimento 1. Desenhe o circuito eletrônico que resolva a situação proposta, simulando as cargas TTL com resistores e trimpots.
2. Dimensione e relacione os componentes envolvidos de acordo com a tensão de alimentação, as características da carga e o tempo de propagação. Consulte o manual do fabricante.
SENAI-SP - INTRANET
37
Famílias lógicas - Ensaios
3. Conecte as entradas dos circuitos ao gerador de funções (5MHz). Com o auxílio do osciloscópio determine os valores aproximados para os parâmetros TPHL e TPLH. Preencha o quadro abaixo e compare os valores medidos com os especificados pelo fabricante. Saída conectada a duas entradas
Saída conectada a seis entradas
Especificação do fabricante
TPHL TPLH.
4. Aplique nas entradas dos circuitos os níveis de tensão nas condições mais críticas especificadas pelo fabricante. Verifique e registre as condições de saída. VOL da saída conectada VOL da saída conectada VOL especificado a duas entradas a seis entradas pelo fabricante VIH =
VOH da saída conectada VOH da saída conectada VOH especificado a duas entradas a seis entradas pelo fabricante VIL =
5. Analise os resultados das medições efetuadas no item 4 e registre suas condições.
38
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
6. Aplique os níveis de tensão nas condições mais críticas especificadas pelo fabricante. Verifique e registre as correntes de entrada. IIH de uma das entradas IIH de uma das entradas IIH especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIH =
IIL de uma das entradas IIL de uma das entradas IIL especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIL =
7. Analise o resultado das medições efetuadas no item 6 e registre suas conclusões.
Famílias lógicas MOS A família MOS é composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET). Características: •
Facilidade de construção em escala integrada devido ao seu tamanho reduzido;
•
Baixa dissipação de potência em função da alta integração do circuito;
•
Alta imunidade a ruídos;
•
Fan-out maior que 20;
•
Elevado tempo de propagação (300 ns).
SENAI-SP - INTRANET
39
Famílias lógicas - Ensaios
Classificação Os circuitos lógicos da família MOS classificam-se de acordo com o tipo de transistor utilizado no circuito. Assim, temos: •
P-MOS: circuitos integrados formados por MOSFET canal P;
•
N-MOS: circuitos integrados formados por MOSFET canal N;
•
C-MOS: circuitos integrados formados a partir da combinação de dispositivos PMOS e N-MOS em uma mesma estrutura.
Circuitos P-MOS Observe no diagrama a seguir o circuito eletrônico básico de uma porta inversora com transistores P-MOS.
Funcionamento Observe na tabela a seguir as possíveis combinações de entrada e saída.
40
E
V1
V2
Y
N. lógico
OV
Saturado
Cortado
-VDD
1
-VDD
saturado
conduzindo
0V
0
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Circuitos N-MOS A figura a seguir mostra o circuito eletrônico de uma porta NÃO OU com transistores N-MOS.
Funcionamento É dado pelas combinações possíveis de entradas e saídas mostradas na tabela abaixo. A
B
V1
V2
V3
Y
N.lógico
OV
OV
cortado
cortado
conduzindo
+VDD
1
OV
+VDD
cortado
saturado
conduzindo
OV
0
+VDD
OV
saturado
cortado
conduzindo
OV
0
+ VDD
+VDD
saturado
saturado
conduzindo
OV
0
Circuitos C-MOS A família C-MOS é constituída por uma combinação de dispositivos MOS canal N e canal P num mesmo substrato.
SENAI-SP - INTRANET
41
Famílias lógicas - Ensaios
Características •
Reduzida dissipação de potência em torno de 2,5mW por porta;
•
Alta impedância de entrada: cerca de 1012Ω;
•
Alta imunidade a ruídos;
•
Fan-out maior que 50;
•
Alimentação na faixa entre 3 e 15V;
•
Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma única alimentação positiva de 5V;
•
Elevado tempo de propagação (60ns) em comparação com outras famílias.
Circuito básico O diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.
Funcionamento Com a entrada levada a nível lógico 0, o MOSFET canal P entra em condução e a saída vai para nível 1. Enquanto isso, o MOSFET canal N ficará com a resistência muito alta entre o dreno e a fonte, funcionando como uma chave aberta. Se a entrada for levada a nível lógico 1 (+ VCC), o MOSFET canal N entra em condução e a saída estará em nível 0. Por outro lado, o MOSFET canal P apresentará uma resistência muito alta entre o dreno e a fonte, funcionando como uma chave aberta. 42
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Blocos lógicos Os principais blocos lógicos da família C-MOS são as portas NÃO OU e NÃO E. Porta NÃO OU: num circuito da porta NÃO OU C-MOS, V1 e V2 são transistores MOSFET canal N e V3 e V4 são transistores MOSFET canal P. Veja a figura a seguir.
Observe na tabela a seguir o funcionamento deste tipo de circuito. A
B
V1
V2
V3
V4
Y
N.lógico
0V
0V
cortado
cortado
saturado
saturado
+VDD
1
0V
+VDD
cortado
saturado
cortado
saturado
0V
0
+VDD
0V
saturado
cortado
saturado
cortado
0V
0
+ VDD
+VDD
saturado
saturado
cortado
cortado
0V
0
SENAI-SP - INTRANET
43
Famílias lógicas - Ensaios
Porta NÃO E: o diagrama abaixo mostra uma porta NÃO E C-MOS.
A tabela abaixo mostra o funcionamento do circuito. A
B
V1
V2
V3
V4
Y
N.lógico
0V
0V
cortado
cortado
saturado
saturado
+VDD
1
0V
+VDD
cortado
cortado
cortado
saturado
+VDD
1
+VDD
0V
saturado
saturado
saturado
cortado
+VDD
1
+ VDD
+VDD
saturado
saturado
cortado
cortado
0V
0
Comparação entre TTL e C-MOS As principais diferenças entre as famílias TTL e C-MOS são mostradas na tabela abaixo. Parâmetro
TTL
Alimentação
5VCC + 5%
3 a 15V
Dissipação. de potência
10mW
10nW
Tempo de propagação
10ns
Variável (>TTL)
Margem de ruído
0,4V
45% de VCC
Fan-out típico
10
Infinito (limitado p/ velocidade de comutação
44
C-MOS
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Interface TTL/C-MOS e C-MOS/TTL Quando é preciso interligar os circuitos das famílias TTL e C-MOS devemos considerar as seguintes situações: •
Saída TTL/entrada C-MOS com alimentação de 5V;
•
Saída TTL/entrada C-MOS com alimentação de 10V;
•
Saída C-MOS/entrada TTL.
Exercícios 15. Responda: a. Quais são as principais características da família lógica MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. De que são constituídos os dispositivos da família C-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Por que os dispositivos C-MOS apresentam alta impedância de entrada? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Cite ao menos cinco características da família C-MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Cite uma vantagem e uma desvantagem do emprego de Cls da família C-MOS em relação à TTL. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
SENAI-SP - INTRANET
45
Famílias lógicas - Ensaios
f.
No caso de uma interligação saída TTL/entrada C-MOS com alimentação de 5V, que é necessário acrescentar ao circuito para o nível lógico 1 e por quê? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
16. Estude o circuito típico de uma porta NÃO OU da família C-MOS e preencha a tabela de funcionamento abaixo.
A
B
0V
0V
0V
+VDD
+VDD
0V
+VDD
46
V1
V2
V3
V4
+VDD
SENAI-SP - INTRANET
Y
N.lógico
Famílias lógicas - Ensaios
17. Analise o circuito e preencha as tabelas a seguir.
Entrada em nível 0 Causa
Efeito
E em nível 0
V1 irá VGS1
Como a fonte de V2 é conectada a VDD
VGS2 =
VGS2 =
V2 irá
V2 em
A tensão de saída será igual a
=
Entrada em nível 1 Causa
Efeito
E em nível 1
V1 irá
Como VGS2 = 0
V2 irá
V2 em
A tensão de saída será igual a
SENAI-SP - INTRANET
47
Famílias lógicas - Ensaios
18. Responda: a. Por que os transistores MOSFET funcionam como interruptores quase perfeitos? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. Cite no mínimo três características da família MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Como se classificam os circuitos lógicos da família MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Por que os dispositivos P-MOS apresentam uma área maior que os N-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Como V1 se comporta num circuito de porta inversora com os transistores PMOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f.
Quais são as vantagens dos dispositivos N-MOS em relação as P-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________
Situação-problema 15 Desenvolver um circuito eletrônico capaz de detectar a não-coincidência de níveis lógicos enviados por dois sensores. Quando o evento não-coincidência ocorrer nas entradas do circuito, a sua saída deverá excitar um dispositivo eletromecânico.
48
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 0: de 0 a 2VCC
•
Tensão nível lógico 1: de 8 a 12VCC
•
Situação não-coincidência: entradas em 0 e 1 ou 1 e 0
•
Entradas não-coincidentes: saída em nível 1
•
Entradas coincidentes: saída em nível 0
•
Dispositivo eletromecânico: relé
•
O circuito deverá ser montado a partir de portas lógicas NÃO E.
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Sonda de níveis lógicos
•
Resistores
•
Circuitos integrados C-MOS (SSI)
•
Led
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
SENAI-SP - INTRANET
49
Famílias lógicas - Ensaios
2. Determine a expressão booleana que resolva a situação proposta.
3. Trace o diagrama do circuito.
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
50
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
5. Faça uma tabulação das tensões e dos níveis lógicos ao longo do circuito para cada uma das combinações de entrada.
6. Conecte um gerador de função em uma das entradas e determine graficamente com o osciloscópio o tempo de propagação entre uma das entradas e a saída.
Situação-problema 16 Desenvolver um sistema de segurança a ser instalado numa guilhotina elétrica para evitar acidentes. Para tanto, foram instaladas duas botoeiras, em extremidades opostas, fora da região de corte. O equipamento só poderá ser acionado quando ambas as botoeiras estiverem sendo pressionadas. A saída do circuito deverá ser monitorada por um dispositivo óptico.
SENAI-SP - INTRANET
51
Famílias lógicas - Ensaios
Convenção •
Tensão nível lógico 0: de 0 a 2VCC
•
Tensão nível lógico 1: de 8 a 12VCC
•
Botoeira NA
•
Dispositivo óptico: lâmpada 12V/100mA
•
O circuito deverá ser desenvolvido a partir de portas lógicas NÃO OU.
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Placa de contatos
•
Sonda de níveis lógicos
•
Resistores
•
Circuitos integrados C-MOS (SSI)
Procedimento 1. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.
2. Determine a expressão booleana que resolva a situação problema proposta.
52
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
3. Trace o diagrama esquemático do circuito.
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
5. Meça as tensões e os níveis lógicos nas entradas e nas saídas de cada porta lógica para cada combinação de entrada.
SENAI-SP - INTRANET
53
Famílias lógicas - Ensaios
6. Registre graficamente a relação de fase e os níveis de tensão entre uma das entradas e a saída do circuito.
7. Determine o tempo de propagação entre uma das entradas e a saída.
Situação-problema 17 Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhas de tensões lógicas em nível C-MOS e uma massa. Desenvolver um circuito que deverá habilitar ou desabilitar essas linhas por meio de um sinal de controle. Como características principais, o circuito deverá apresentar uma impedância de entrada de 1012Ω com baixíssimo consumo, e a saída deverá excitar quatro entradas de Cls do tipo TTL 74LS.
54
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Convenção •
Sinal de controle em nível 1: linha de dados habilitada
•
Sinal de controle em nível 0: saída do circuito em nível 1
•
Tensão para nível 0: 0 a 0,8VCC
•
Tensão para nível 1: 2,4 a 5VCC
Material necessário •
Fonte de tensão
•
Multímetro
•
Osciloscópio
•
GRD (gerador e receptor de sinais digitais)
•
Placa de contatos
•
Resistores
•
Circuitos integrados C-MOS e TTL (SSI)
Procedimento 1. Escolha pelo manual do fabricante um Cl que resolva a situação-problema. Cl = _____________________________________________________ 2. Transcreva do manual do fabricante a tabela de funções do Cl.
3. Trace o diagrama esquemático do circuito.
SENAI-SP - INTRANET
55
Famílias lógicas - Ensaios
4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Consulte o manual do fabricante.
5. Conecte a saída de pulsos do GRD à entrada de dados do circuito. Habilite a entrada de dados através do terminal de controle. 6. Registre graficamente a relação de fase entre a entrada e a saída, juntamente com os níveis de tensão.
7. Conecte a saída do circuito às quatro entradas TTL/LS. Habilite a entrada de dados através do terminal de controle e verifique o funcionamento do circuito.
56
SENAI-SP - INTRANET
Famílias lógicas - Ensaios
Referências bibliográficas
SENAI-SP. DMD. Circuitos lógicos digitais - Ensaios. Por Moema de Castro Oliveira. São Paulo, 1991. (Reparador de equipamentos eletrônicos III).
SENAI-SP - INTRANET
57
Famílias lógicas - Ensaios
58
SENAI-SP - INTRANET
46.15.13.923-6 Aprendizagem industrial Reparador de equipamentos eletrônicos III Circuitos lógicos digitais - Ensaios Sistemas de numeração e códigos binários Portas lógicas básicas Portas lógicas derivadas Circuitos combinatórios Famílias lógicas Display Codificador e decodificador Somador e substrator binários Comparadores de magnitude Circuitos biestáveis lógicos Contadores Circuitos de tempo Cl Circuitos de comutação aleatória e seqüencial Conversor digital-analógico e conversor analógico-digital Operações aritméticas e lógicas entre palavras binárias
Related Documents 3h463d
Familias Logicas 6g57f
August 2022 0
Caracteristicas Familias Logicas 4n4a5o
November 2019 21
Unidad 2 - Familias Logicas (1) 201s72
December 2020 0
Implicaciones Logicas 4p422x
December 2019 48
Compuertas Logicas 2r6g49
June 2022 0
Equivalencias Logicas 3p6s2y
January 2023 0More Documents from "ValterGomes" 466m6l